Διάλεξη | “Technology Circuit Co-Design for Sub-nm Low Power Design”

Το εργαστήριο Ηλεκτρονικής του Τμ. Ηλεκτρολόγων Μηχ. και Μηχ. Υπολογιστών σε συνεργασία με το Ελληνικό Παράρτημα Κυκλωμάτων και Συστημάτων (CAS) και Κυκλωμάτων Στερεάς κατάστασης (SSC) του διεθνούς Ινστιτούτου Ηλεκτρολόγων και Ηλεκτρονικών Μηχανικών (ΙΕΕΕ) σας προσκαλεί στη διάλεξη του:

Dr. Rajiv Joshi

Researcher at T. J. Watson Research Centre, IBM, NY

με θέμα:

“Technology Circuit Co-Design

for Sub-nm Low Power Design”

H εκδήλωση θα πραγματοποιηθεί στο Αμφιθέατρο ΙΙ του ΚΕΔΕΑ

την Πέμπτη 8 Δεκεμβρίου 2016, στις 11:00.

Η διάλεξη θα δοθεί στα Αγγλικά (Θα υπάρχει ζωντανή μετάδοση και βιντεοσκόπηση)

Συνημμένα αρχεία
Πληροφορίες εκδήλωσης
Ημερομηνίες διεξαγωγής: 
Πέμπτη, 8 Δεκέμβριος, 2016 - 11:00
Χώρος: 
ΚΕΔΕΑ ΑΠΘ